侵权投诉
当前位置:

OFweek半导体照明网

材料配件

正文

Cree公布SiC衬底缺陷密度与芯片成品率的关系

导读: Cree公布SiC衬底缺陷密度与芯片成品率的关系

美国大型SiC衬底厂商科锐(Cree)在SiC国际学会“第七届碳化硅与相关材料欧洲会议(ECSCRM)”上,以“Defect Control in SiC Manufacturing(SiC制造中的缺陷控制)”为题,就该公司的SiC衬底特性发表了演讲。该公司介绍了制造芯片时的成品率与结晶缺陷和中空贯通缺陷(微管)的关系,同时还公布了100mm衬底(约4英寸)的位错密度。科锐已开始供应100mm的“零微管”衬底。

 

该公司拿投产了100mm的n型4H-SiC衬底为例,对衬底表面共有165个结晶缺陷的标准品和只有21个结晶缺陷的低缺陷产品等进行了比较。对2mm芯片进行分类,94.1%是标准品、低缺陷产品为99.2%。芯片尺寸越大,标准品与低缺陷产品的成品率之差就越大,3mm芯片中,标准品为87.8%、低缺陷产品为98.2%,5mm芯片中,标准品为73.3%、低缺陷产品为95.8%。

 

另外,以100mm、n型4H-SiC衬底上生长的外延产品为例,对外延层表面共有184个结晶缺陷的标准品和只有63个的低缺陷产品作比较,比如,按照2mm芯片的成品率划分,标准品为93.2%、低缺陷产品为98.1%。3mm芯片的标准品为85.5%、低缺陷产品为96.2%,5mm芯片的标准品为68.8%、低缺陷产品为90.8%。

 

对微管密度仅为0.7个/cm2、100mm的n型4H-SiC衬底为例进行评估,并以此确立微管密度和芯片成品率的关系。2mm无微管的芯片成品率为96%、5mm时为86%、10mm时为65%。

 

此外,还公布了n型4H-SiC衬底的各种位错密度,比如“1c dislocation”和“Basal Plane dislocation”等。直径100mm的研发产品中,1c dislocation的错位密度平均为425个/cm2;,约75mm(3英寸)的研发产品是175个/cm2;。Basal Plane dislocation方面,100mm产品的位错密度是1550个/cm2。

声明: 本文由入驻OFweek公众平台的作者撰写,除OFweek官方账号外,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

OFweek品牌展厅

365天全天候线上展厅

我要展示 >
  • 照明设计
  • 照明结构
  • 照明工程
  • 猎头职位
更多
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: